TSMC A14据报将缩小SRAM单元，缓存密度有望提升

据《电子新闻》报道，台积电计划在A14制程中将高密度6T SRAM单元面积降至0.017平方微米以下，较目前约0.021平方微米缩小逾两成。若按计划实现，这将结束自N5以来SRAM单元面积长期停滞的局面。台积电预计在今年年底公布相关研究成果，A14目标于2028年量产。

SRAM是CPU、GPU和AI加速器内部用作高速缓存的存储器。单元缩小后，芯片厂商可在相同面积中配置更多缓存，或以更小面积实现现有缓存容量，有助于缓解数据访问瓶颈。台积电还称，A14相较N2目标实现约20%的芯片密度提升，并在相同功耗下提升10%至15%的速度，或在相同性能下减少25%至30%的功耗。

目前这些数字仍是制程目标，实际表现还取决于量产进度、良率、成本及客户采用情况。